20-50K 北京亦庄 / 2人
1.负责复杂数字IP的验证；
2.与设计人员共同制定验证规格和测试计划，并独立搭建基于UVM的验证平台；
3.执行验证计划，编写测试用例，开展递归测试；
4.负责覆盖率收敛，并设计和编写测试用例，完成signoff前的cross-check
1.从事FPGA开发或IC设计3年以上（优先）；
2.有以太网（交换机或MAC或PHY）的开发经验（优先）；
3.有ZYNQ开发经验，熟悉AXI4、AXIStream设计及开发流程；
4.熟练掌握verilog语言，具有独立IP开发能力；
5.能独立进行IP的测试和验证工作；
6.熟练使用Vivado、modelsim等开发工具；
7.具有TSN、TTE、AFDX、EPA等开发经验的优先。